La presente invención se refiere a un codificador para televisión de alta definición (HDTV), caracterizado porque comprende: un bloque de estimación hacia adelante en respuesta a las señales de pixel del cuadro o ciclo de impulsos recurrentes de la imagen aplicada, I (t), el cual incluye medios para desarrollar señales de control dentro de un intervalo de tiempo de procesamiento elegido, T, y medios para retardar las señales del cuadro o ciclo de impulsos recurrentes de la imagen aplicada durante el intervalo de tiempo de procesamiento elegido, para desarrollar una señal retardada, I(t-T); y un circuito de codificación en respuesta a las señales de control y a la señal retardada I(t-T) para desarrollar señales código cuantificadas para las señales de pixel del cuadro o ciclo de impulsos recurrentes de la imagen aplicada.
| Deposito en: | ![]() |
|---|---|
| Solicitud: | 9102420 |
| Presentacion: | 06/12/1991 |
| Tipo de Documento: | Patente |
| Concesión: | 22/06/1994 |